什麼是序列信號檢測器

序列檢測器：是時序數字電路中非常常見的設計之一。它的主要功能是將一個指定的序列從數字碼流中識別出來。接下來就以設計“01101”這個序列的檢測器為例，説明Verilog HDL語言的具體應用。設X為數字碼流輸入，Z為檢出標記輸出，高電平表示“發現指定序列”，低電平表示“沒有發現指定的序列”。